# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-241977

(43) Date of publication of application: 17.09.1996

(51)Int.CI.

H01L 27/148 H01L 21/306

(21)Application number: 07-044175

(71)Applicant: HAMAMATSU PHOTONICS KK

(22)Date of filing:

03.03.1995


(72)Inventor: MURAMATSU MASAHARU

### (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

#### (57)Abstract:

PURPOSE: To obtain a semiconductor device whose quality and yield are enhanced by a method wherein, when the rear of an epitaxial wafer for a back irradiation—type CCD is made thin, the generation of an etching speckle due to a chemical etching operation is prevented and a back accumulation operation is performed effectively and stably.

CONSTITUTION: A P+ type silicon layer 12 and a P-type silicon layer 14 are epitaxially grown continuously on a P+ type silicon substrate 10, and a PP+/P+ double epitaxial wafer 16 is formed. A charge transfer device 22 is formed on the surface of the P-type silicon layer 14, the P+ type silicon substrate 10 and the P+ type silicon layer 12 are removed partly by a mechanical etching operation, and the P+ type silicon layer 14 is removed partly by a hydrofluoric acid, nitric acid and acetic acid-based chemical etching operation. Thereby, the P+ type silicon layer 12 which is left to be a prescribed thickness is changed into a P+ type accumulation layer 12a.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-241977

(43)公開日 平成8年(1996)9月17日

(51) Int.Cl.6

識別記号

庁内整理番号

FI.

技術表示箇所

H01L 27/148

21/306

H01L 27/14

21/306

В

審査請求 未請求 請求項の数3 OL (全 9 頁)

(21)出願番号

特願平7-44175

(22)出願日

平成7年(1995)3月3日

(71)出願人 000236436

浜松ホトニクス株式会社

静岡県浜松市市野町1126番地の1

(72)発明者 村松 雅治

静岡県浜松市市野町1126番地の1 浜松ホ

トニクス株式会社内


(74)代理人 弁理士 長谷川 芳樹 (外3名)


#### (54) 【発明の名称】 半導体装置の製造方法

#### (57)【要約】

【目的】 裏面照射型CCDのエピタキシャルウエハ裏面の薄形化を行う際に、ケミカルエッチングによるエッチング斑の発生を防止すると共に、効果的で安定した裏面アキュームレーションを行い、品質及び歩留まりの向上を実現できる半導体装置の製造方法を提供することを目的とする。

【構成】 P\*型シリコン基板10上にP\*型シリコン層12、P型シリコン層14を連続的にエピタキシャル成長させてPP\* /P\*ダブル・エピタキシャルウエハ16を形成し、P型シリコン層14表面に電荷転送素子22を形成した後、メカニカルエッチングによりP\*型シリコン基板10及びP\*型シリコン層12の一部を除去し、更に弗酸一硝酸一酢酸系のケミカルエッチングにより、P\*型シリコン層12の一部を除去し、所定の厚さに残存させたP\*型シリコン層12をP\*型アキュームレーション層12aとする。





-1001-

1

#### 【特許請求の範囲】

【請求項1】 半導体基板上に、第1導電型の高濃度不純物エピタキシャル層を成長させ、続いて、前記高濃度不純物エピタキシャル層上に、第1導電型の低濃度不純物エピタキシャル層を成長させる第1の工程と、

前記低濃度不純物エピタキシャル層表面に、電荷転送素 子を形成する第2の工程と、

前記半導体基板及び前記高濃度不純物エピタキシャル層の一部をエッチング除去して、残存する前記高濃度不純物エピタキシャル層をアキュームレーション層とする第 10 3の工程と

前記アキュームレーション層の露出面上に、反射防止膜 を形成する第4の工程と、

を備えることを特徴とする半導体装置の製造方法。

【請求項2】 前記第3の工程は、前記半導体基板の裏面から前記半導体基板及び前記高濃度不純物エピタキシャル層の一部をメカニカルエッチングした後、露出した前記高濃度不純物エピタキシャル層をケミカルエッチングして、残存する前記高濃度不純物エピタキシャル層をアキュームレーション層とする工程である、ことを特徴 20とする請求項1記載の半導体装置の製造方法。

【請求項3】 前記第3の工程におけるケミカルエッチングは、エッチャントとして酸を用いる酸エッチングである、ことを特徴とする請求項2記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に係り、特に紫外線、電子線、放射線、又は荷電粒子線などの吸収係数が極めて大きいエネルギー線の照射やゲー 30 ト酸化膜に悪影響を及ぼすエネルギー線の照射に対して有効な、裏面照射型の電荷転送型半導体装置の製造方法に関するものである。

[0002]

【従来の技術】電荷転送型半導体装置(CCD)を用いた実用的なCCD撮像デバイスでは、フレーム転送(FT)、フル・フレーム転送(FFT)、インターライン転送(IT)構成の三つの方式が代表的である。このうち計測用としては主にフル・フレーム転送方式が用いられる。

【0003】このフルフレーム転送方式は、蓄積部がなく受光部の面積が大きくとれるという特長があるため、光の利用率が高く、従って計測用など微弱光の用途に広く用いられている。その反面、入射光が転送電極で吸収されるため、吸収係数が大きい入力、例えば波長が短い青色の光に対する感度低下が著しいという欠点がある。そしてその受光部は、通常、ポリシリコン電極が隙間なく表面を覆い、それぞれの電極の分離のために厚さ数ミクロンにも及ぶPSG(リンガラス)膜が重ねられた構造となっており、特にポリシリコン電極は400nm以 50

下の波長の光や低エネルギーの電子線などを吸収してし まうため、光電変換に寄与することができないという問

題があった。

【0004】この問題を解決するものとして、基板裏面を蒋形化して、光を裏面から照射する構造にした裏面照射型CCDがある。この裏面入射型CCDについて、図3を用いて説明する。図3は、裏面入射型CCDの要部の断面図である。

【0005】図3に示すように、P型シリコンウエハ40表面に電荷転送領域42が形成され、この電荷転送領域42上にはゲート酸化膜44を介して複数のポリシリコン転送電極46は、クロックパルスの1~ゆsを供給するクロックパルス電極群48に接続している。こうしてP型シリコンウエハ40表面に電荷転送素子50が形成されている。また、P型シリコンウエハ40裏面上にはシリコン酸化膜52が形成されているが、電荷転送領域42に対応する部分、即ち図中に矢印で示すエネルギー線(hv)が入射する部分のP型シリコンウエハ40裏面は薄形化されている。

【0006】ここで、裏面入射型CCDにおける裏面薄形化の必要性について説明する。

[0007] 前述のように、裏面照射型CCDは、電荷転送素子50が形成されているP型シリコンウエハ40の裏面が光の入射面となる。通常の表面照射型のCCDの場合、シリコンウエハの厚さは $400\sim600\mu$ mである。例えば吸収係数が大きいエネルギー線の代表例として、例えば波長 $200\sim300$ nmの光(紫外線)を照射した場合、このような短波長光は、その殆どが表面から僅かに入ったところ、具体的には表面から $0.01\mu$ mの深さのところで吸収されてしまう。

【0008】このため、数百μmの厚さがある通常の表面照射型のCCDをそのまま裏面照射型として使用しても、裏面からの光照射によって裏面近傍に発生した光電子は、シリコンウエハ表面にある電荷転送素子のポテンシャル井戸にまで効率よく拡散していくことができず、殆ど途中で再結合して消失してしまう。また、そのうちのいくらかは運良くポテンシャル井戸まで到達できたとしても、長い道程を拡散している間に信号同士が混じり合い、いわゆる解像度を著しく低下させることになる。

【0009】従って、裏面照射型CCDでは、受光面である裏面を研磨やエッチングによって薄くし、裏面近傍に発生した電子が最短距離でシリコンウエハ表面のポテンシャル井戸に到達できるようにしなくてはいけない。上記図3に示す代表的な裏面入射型CCDの受光部分におけるP型シリコンウエハ40の厚さは、 $15\sim20\mu$ mである。

【0010】このように、裏面照射型CCDは、表面をポリシリコン電極やPSG膜等によって隙間無く覆われているため、表面へ照射する短波長光は、ポリシリコン

10

.3

電極やPSG膜等の障害物に吸収されてしまい、検出が難しいが、裏面にはこの様な障害物はないため、裏面への照射に対しては、短波長光等の吸収係数が大きいエネルギー線であっても、高感度な検出を期待することができる。一般に、裏面入射型CCDは200nm程度の短波長光まで感度があり、軟X線ダイレクト検出装置や電子衝撃型CCD撮像デバイスにも応用されている。この電子衝撃型CCD撮像デバイスは、電子衝撃により生じる信号電荷の増倍作用を利用できるため、高感度撮像デバイスとして期待される。

【0011】次に、裏面入射型CCDの製造プロセスの代表例を、図4及び図5を用いて説明する。ここで、図1及び図2は従来の裏面入射型CCDの製造方法を示す工程図である。なお、このプロセスは、R.Winzenread, etc., Improved Uniformity in Thinned Scientific CCDs"Proc. of SPIE, Vol. 1161(1989)、及びR.Winzenread, etc., Flat, Thinned Scientific CCDs"Proc. of SPIE, Vol. 2198(1994)を参照したものであり、上記図3に示す裏面入射型CCDとは裏面の構造が少し異なっている。

【0012】先ず、サプストレイトとして、CZ(チョクラルスキー)法によって結晶成長した比抵抗0.01  $\Omega-cm$ 、厚さ500 $\mu$ mのP<sup>+</sup>型シリコン基板60を用意する。そしてこのP<sup>+</sup>型シリコン基板60上に、比抵抗30 $\Omega-cm$ 、厚さ20 $\mu$ mのP型シリコン層62をエピタキシャル成長させる。こうして、P<sup>+</sup>型シリコン基板60上にP型シリコン層62を積層したP/P<sup>+</sup>エピタキシャルウエハ64を形成する。

【0013】次いで、P/P・エピタキシャルウエハ64のP型シリコン層62表面に電荷転送領域66を形成し、この電荷転送領域66上にゲート酸化膜(図示せず)を介してポリシリコン転送電極(図示せず)を形成し、これらのポリシリコン転送電極を接続するアルミニウム配線層68を形成する。こうして、P型シリコン層62表面に電荷転送素子70を形成し、いわゆる表面プロセスを終了する(図4(a)参照)。

【0014】次いで、電荷転送素子70を形成したP型シリコン層62上面を、接着剤72を用いてホルダ74 に張り付ける(図4(b)参照)。

【0015】次いで、電荷転送素子70を形成したP/P\* エピタキシャルウエハ64の裏面を薄形化する。先 40ず、P\*型シリコン基板60裏面に対してグラインダを用いた研磨などのメカニカルエッチングを行い、P\*型シリコン基板60を残り厚が10μm程度になるまで除去する。このとき、ケミカルエッチングを用いることも考えられるが、ケミカルエッチングではどうしても欠陥部分におけるエッチング速度が速くなり、エッチング面に斑や曇りを生じ易い。このため、パルク中に多くの結晶欠陥が誘起されているP\*型シリコン基板60のエッチングには、メカニカルエッチングを採用することが好ましい(図4(c)参照)。 50

4

【0016】続いて、残り厚10 μ m程度のP\* 型シリ コン基板60を、弗酸 (HF) - 硝酸 (HNO<sub>3</sub>) - 酢 酸(CH<sub>2</sub>COOH)系のエッチャントを使用してケミ カルエッチングする。所定の混合比の弗酸-硝酸-酢酸 系のエッチャントを使用すると、P\*型シリコン基板6 0 のエッチングは数μm/分の速度で進行するが、不純 物濃度の低いP型シリコン層62はエッチングされない ため、このエッチングはP\*型シリコン基板60とP型 シリコン層62との境界面で自動的にストップする。即 ち、P/P\* エピタキシャルウエハ64のエピタキシャ ル層/パルク界面がケミカルエッチングのエッチングス トッパとして働く。従って、P/P\* エピタキシャルウ エハ64裏面のP\*型シリコン基板60は除去され、残 存するP型シリコン層62の厚さはエピタキシャル成長 させた際の20μmの厚さにコントロールされることに なる。こうして、電荷転送素子70を形成したP/P+ エピタキシャルウエハ64の薄形化を行うことができる (図4 (d) 参照)。

【0017】次いで、水蒸気中において、温度120 ℃、48時間の条件で酸化を行い、露出したP型シリコン層62裏面にシリコン酸化膜76を成長させる。この シリコン酸化膜76は、エネルギー線がUV光である場合に反射防止膜として機能するものである(図4(e) 参照)。

【0018】次いで、P型シリコン層62裏面のシリコン酸化膜76に、図中に矢印で示すようなUV照射を行い、シリコン酸化膜76中に負電荷 $e^-$ を引き起こし、シリコン酸化膜76を負に帯電する。これはUVフラッドによる裏面アキュームレーションと呼ばれるものである(図4(f)参照)。

【0019】次いで、シリコン酸化膜76及びP型シリコン層62を選択的にエッチングして、アルミニウム配線層68の一部を露出させ、ボンディングパッド68aとする(図5(a)参照)

次いで、ダイシングを行い、個々のチップ78に分割する(図5 (b) 参照)。続いて、このチップ78をセラミックパッケージ80内に実装した後、ワイヤ・ボンディングを行い、チップ78のボンディングパッド68aとセラミックパッケージ80のボンディングパッド82とをワイヤ84で接続する。こうして、裏面入射型CCDの組み立てを完了する(図5 (c) 参照)。

【0020】ここで、裏面アキュームレーションの必要性について、図6を用いて説明する。図6は、裏面入射型CCDのP型シリコン層62の裏面からその表面に至るまでの断面のポテンシャルプロファイルを示す図である。なお、図中の●は信号電荷である電子を示し、縦軸の下向きに電子のポテンシャルをとっている。

【0021】図6に示すように、P型シリコン層62表面の電荷転送領域66上に、ゲート酸化膜86を介して 50 ポリシリコン転送電極88が配置され、このポリシリコ

ン転送電極88直下の電荷転送領域66には、ポリシリ コン転送電極88に印加される電圧に応じてポテンシャ ル井戸90が形成されている。また、P型シリコン層6 2裏面上には、入射光に対する反射防止膜としてのシリ コン酸化膜76が形成されている。

【0022】上記図4(f)に示したように、シリコン 酸化膜76にUV光を照射して負電荷を引き起こし、シ リコン酸化膜76を負に帯電するという、UVフラッド による裏面アキュームレーションを行った。しかし、こ うした裏面アキュームレーションがなされていない場 合、シリコン酸化膜76には酸化膜電荷や界面準位が必 ず存在し、これらはいずれもP型シリコン層62の界面 近傍を空乏化させるように働くため、P型シリコン層 6 2中のポテンシャルプロファイルでみれば、図6中の一 点鎖線で示すように、裏面のシリコン酸化膜76に近付 くにつれて電子に対するポテンシャルが下向きに曲が る。このため、裏面入射によってP型シリコン層 6 2 裏 面から浅いところに生じた光電子はP型シリコン層62 表面のポテンシャル井戸90に向かうことができず、却 ってP型シリコン層62とシリコン酸化膜76との界面 20 に押しやられ、再結合により消滅することになる。

【0023】従って、前述のUVフラッドによる裏面ア キュームレーションを行い、シリコン酸化膜76を負に 帯電させることにより、P型シリコン層62のシリコン 酸化膜76との界面に近付くにつれて上向きに曲がるポ テンシャルのスロープを設け、図6中の実線で示すよう なポテンシャルプロファイルにする。これにより、P型 シリコン層62裏面から浅いところに生じた光電子もP 型シリコン層62表面のポテンシャル井戸90に効率よ く到達することができる。

【0024】なお、UVフラッドによる裏面アキューム レーションの他、P型シリコン層62裏面にイオン注入 法を用いて例えばポロン原子を打ち込み、P\*型高濃度 不純物領域を形成することによっても、裏面アキューム レーションを達成することができる。

#### [0025]

【発明が解決しようとする課題】上記従来の裏面照射型 CCDの製造方法において、サプストレイトとしてCZ 法によって結晶成長したP\*型シリコン基板60を用 い、このP・型シリコン基板60上にP型シリコン層6 2をエピタキシャル成長させた後、このP/P\* エピタ キシャルウエハ64のP型シリコン層62表面に電荷転 送素子70を形成しているが、その理由について述べ る。

【0026】CZ法による結晶成長は、石英(Si O2 ) のルツポ内に溶融させたシリコンからの引き上げ によって行われるため、成長した単結晶シリコン中に は、ルツボから溶け出した酸素が高濃度(~1×1018 cm-3) に含有されている。そして結晶中に酸素が高濃 度に含有されていることにより、F2法に比較して堅い 50 に存在する高密度欠陥層となっているため、ケミカルエ

結晶ができ、熱処理にも強いという特長を有する。更

に、裏面照射型CCDの製造方法において重要なこと は、C Z 法によって結晶成長したP\*型シリコン基板6 0をサプストレイトとして用いることにより、いわゆる インターナルゲッタ作用が期待できることである。

6

【0027】即ち、裏面照射型CCDの製造プロセスに おける熱処理により、CZ法によって結晶成長したP+ 型シリコン基板60に多数含有される酸素を核として、 積層欠陥、転位、ピットなどの結晶欠陥が形成される。 他方、このP\*型シリコン基板60上にエピタキシャル 成長させたP型シリコン層62は酸素を高濃度には含有 しないため、このような結晶欠陥は生じない。

【0028】この様子を、模式的に図7に示す。この図 7において、P\*型シリコン基板60のパルク中に析出 した酸素が核になった結晶欠陥92を×印で表す。ま た、こうした結晶欠陥の1つであるスワール94を、模 式的に図8に示す。このスワール94は渦巻き状に現れ る微小欠陥であり、例えば弗酸:硝酸:酢酸=1:3: 12のエッチャントを用いてP\*型シリコン基板60を DASHエッチングすると、その表面に目視観察され、 酸素濃度が異なった領域が同心円状の輪になって肉眼で 観察される。

【0029】こうして、P\*型シリコン基板60のパル クは結晶欠陥のシンクとして作用し、P型シリコン層 6 2はデニューデッドゾーンとして作用する。従って、P \* 型シリコン基板60上にP型シリコン層62が積層さ れたP/P\* エピタキシャルウエハ64のP型シリコン 層62表面に電荷転送素子70を形成することにより、 裏面照射型CCDを高歩留まりで製造することができ 30 る。

【0030】しかしながら、P\*型シリコン基板60上 **にP型シリコン層62をエピタキシャル成長させる際、** そのエピタキシャル成長の特に初期段階においては、P \* 型シリコン基板60表面に前述した積層欠陥や転位が あると、それら結晶欠陥もエピタキシャル成長と共にP 型シリコン層 6 2内に成長していく。更に、P\* 型シリ コン基板60表面の、除去しきれなかった自然酸化膜や その他の汚染物質等の影響により、P/P\* エピタキシ ャルウエハ64のエピタキシャル層/バルク界面には、 他よりも高密度な結晶欠陥層が発生すると考えられる。 こうした界面欠陥96を、図7中に○印で表す。

【0031】従って、上記従来の裏面照射型CCDの製 造方法の上記図4 (d) に示す工程においては、弗酸-硝酸-酢酸系のエッチャントによりP\*型シリコン基板 60をエッチングする際、P/P\* エピタキシャルウエ ハ64のエピタキシャル層/パルク界面をケミカルエッ チングのエッチングストッパとして働かせているが、前 述のように、このP/P\* エピタキシャルウエハ 6 4 の エピタキシャル層/パルク界面は界面欠陥96が高密度 ッチングのエッチングストッパとして働かないばかりか、欠陥部分のエッチング速度が通常のシリコンのエッチング速度と異なるため、エッチングむらを生じ、エッチング面が荒れたり、曇ったりすることになった。

【0032】また、上記従来の裏面照射型CCDの製造方法においては、UVフラッドによる裏面アキュームレーションを行っているが、この方法による裏面アキュームレーションは効果の持続性に問題がある。更に、イオン注入法を用いたP\*型高濃度不純物領域の形成による裏面アキュームレーションの場合、アモルファス状とな10ったイオン注入層の再結晶化とイオン注入したポロン原子の活性化を行うために、通常、600℃付近と1000代近のいわゆる2ステップアニールを行う必要があるが、既にアルミニウム配線層68を形成しているため、このような高温のアニールを行うことができず、アニール不足によるリーク電流の発生を招くという問題がある。

【0033】このように、上記従来の裏面照射型CCDの製造方法においては、P/P・エピタキシャルウエハ64のエピタキシャル層/パルク界面の高密度欠陥層を2のエッチングストップ面としたため、P・型シリコン基板60のケミカルエッチングのエッチングストップを意図したように行うことができず、電荷転送素子70を形成するP型シリコン層62の厚さにばらつきを生じ、歩留まりの低下を招くという問題が生じた。また、エッチングむらによるエッチング面の荒れや曇り等のエッチング斑を生じ、裏面照射型CCDを用いたCCD撮像デバイスにおける画像上の感度むら等の画像欠陥を引き起こすという問題が生じた。更に、効果的で安定した裏面アキュームレーションが行われず、感度の劣化を招くという30問題が生じた。

【0034】そこで本発明は、上記の事情を鑑みてなされたものであり、裏面照射型CCDの製造に用いるエピタキシャルウエハの裏面の薄形化を行う際に、ケミカルエッチングによるエッチング既の発生を防止すると共に、効果的で安定した裏面アキュームレーションを行い、品質及び歩留まりの向上を実現することができる半導体装置の製造方法を提供することを目的とする。

[0035]

【課題を解決するための手段】本発明の半導体装置の製 40 造方法は、(a)半導体基板上に、第1導電型の高濃度不純物エピタキシャル層を成長させ、続いて、この高濃度不純物エピタキシャル層上に、第1導電型の低濃度不純物エピタキシャル層を成長させる第1の工程と、

- (b) 低濃度不純物エピタキシャル層表面に、電荷転送 素子を形成する第2の工程と、(c) 半導体基板及び半 導体基板上の高濃度不純物エピタキシャル層の一部をエ ッチング除去して、残存する高濃度不純物エピタキシャ ル層をアキュームレーション層とする第3の工程と、
- (d) 前記アキュームレーション層の露出面上に、反射 50

防止膜を形成する第4の工程とを備えることを特徴とす

【0036】また、前記第3の工程は、半導体基板の裏面から半導体基板及び高濃度不純物エピタキシャル層の一部をメカニカルエッチングした後、露出した高濃度不純物エピタキシャル層をケミカルエッチングして、残存する高濃度不純物エピタキシャル層をアキュームレーション層とする工程であることを特徴とする。

【0037】また、前記第3の工程におけるケミカルエッチングは、エッチャントとして酸を用いる酸エッチングであることが好ましい。

[0038]

【作用】本発明の半導体装置の製造方法によれば、半導 体基板上に、第1導電型の高濃度不純物エピタキシャル 層、第1導電型の低濃度不純物エピタキシャル層を順に 成長させ、この低濃度不純物エピタキシャル層表面に電 荷転送素子を形成した後、半導体基板及び高濃度不純物 エピタキシャル層の一部をエッチング除去して、残存す る高濃度不純物エピタキシャル層をアキュームレーショ ン層とする。従って、従来のようにUVフラッドによる 裏面アキュームレーションやイオン注入法を用いた高濃 度不純物領域の形成による裏面アキュームレーションを 行う工程を別に設ける必要がなくなると共に、アキュー ムレーション層として要求される不純物濃度が髙精度に コントロールされる。これにより、工程を省略化し、歩 留まりを向上することができると共に、エネルギー線の 照射に対する感度を効果的かつ安定的に向上することが できる。

【0039】また、本発明の半導体装置の製造方法によ れば、半導体基板及び高濃度不純物エピタキシャル層の 一部のエッチング除去は、半導体基板の裏面から半導体 基板及び高濃度不純物エピタキシャル層の一部をメカニ カルエッチングした後、露出した高濃度不純物エピタキ シャル層をケミカルエッチングすることにより行う。従 って、半導体基板と高濃度不純物エピタキシャル層との エピタキシャル層/バルク界面における高密度欠陥層は メカニカルエッチングによって除去し、メカニカルエッ チングによって生じた高濃度不純物エピタキシャル層の 露出面の表面破砕層はケミカルエッチングによって除去 するため、アキュームレーション層となる高濃度不純物 エピタキシャル層の残存する厚さを高精度にコントロー ルすることができ、しかもエッチング面の荒れや曇り等 が生ずることもなくなる。これにより、エネルギー線の 照射に対する感度を向上し、品質及び歩留まりを向上す ることができる。

[0040]

【実施例】以下、本発明に係る半導体装置の製造方法の 実施例について図を用いて説明する。

【0041】図1及び図2は、本発明の実施例に係る裏面入射型CCDの製造方法を示す工程図である。

【0042】先ず、サプストレイトとして、例えば比抵抗 $0.01\Omega$ -cm、厚さ $500\mu$ mのP\*型シリコン基板10を用意する。そしてこのP\*型シリコン基板10上に、例えば比抵抗 $0.01\Omega$ -cm、厚さ $20\mu$ mの高不純物濃度のP\*型シリコン層12をエピタキシャル成長させる。続いて、このP\*型シリコン層12上に、例えば比抵抗 $30\Omega$ -cm、厚さ $20\mu$ mの低不純物濃度のP型シリコン層14を連続的にエピタキシャル成長させる。こうして、P\*型シリコン基板10上にP\*型シリコン層12及びP型シリコン層14を順に積層10したPP\*/P\*ダブル・エピタキシャルウエハ16を形成する。

【0043】なお、このとき、P\*型シリコン基板10は、CZ法によって結晶成長したものを用い、インターナル・ゲッタ(IG)作用が期待できるように含有酸素が高濃度にコントロールされている。従って、プロセス中の熱処理によって多数の結晶欠陥が誘起されるが、こうした結晶欠陥のシンクとなり、後の工程において電荷転送素子を形成するP型シリコン層14表面付近には結晶欠陥が生じない。また、P\*型シリコン基板10とP\*型シリコン層12とP型シリコン層14との界面には界面欠陥が誘起されるが、P\*型シリコン層12とP型シリコン層14との界面には界面欠陥は殆ど生じない。P\*型シリコン層12とP型シリコン層14との界面は、連続エピタキシャル成長を行ったエピタキシャル成長層内であるためである。

【0044】次いで、PP・ /P・ ダブル・エピタキシャルウエハ16のP型シリコン層14表面に電荷転送領域18を形成し、この電荷転送領域18上にゲート酸化膜(図示せず)を介してポリシリコン転送電極(図示せ 30ず)を形成し、これらのポリシリコン転送電極を接続するアルミニウム配線層20を形成する。こうして、P型シリコン層14表面に電荷転送素子22を形成し、いわゆる表面プロセスを終了する(図1(a)参照)。

【0045】次いで、電荷転送素子22を形成したP型シリコン層14上面を、接着剤24を用いてホルダ26に張り付ける(図1(b)参照)。

【0046】次いで、電荷転送素子22を形成したPP\* / P\* ダブル・エピタキシャルウエハ16の裏面を薄形化する。先ず、P\* 型シリコン基板10裏面に対して 40 グラインダを用いた研磨などのメカニカルエッチングを行い、P\* 型シリコン基板10を除去した後、更にP\*型シリコン層12を残り厚が10μm程度になるまで除去する。このとき、P\*型シリコン基板10のバルク内及びP\*型シリコン基板10とP\*型シリコン層12との界面には多くの結晶欠陥が誘起されているが、メカニカルエッチングによる薄形化であるため、面荒れや曇り等は生じない(図1(c)参照)。

【0047】続いて、残り厚10μm程度のP\*型シリコン層12を、弗酸-硝酸-酢酸系のエッチャントを使 50

10

用してケミカルエッチングする。例えば、弗酸:硝酸:酢酸=1:3:8のエッチャントを使用すると、 $P^*$ 型シリコン層12のエッチングは $1\mu$ m/分の速度で進行するが、 $0.048\Omega$ -cm以上の抵抗の $P^*$ 層及びP層14は全くエッチングされない。従って、このケミカルエッチングにより、メカニカルエッチングによって生じた $P^*$ 型シリコン層12離出面の表面破砕層を取り除き、所定の不純物濃度の $P^*$ 型シリコン層12が残存するようにコントロールすることができる。しかも、このとき、 $P^*$ 型シリコン層12には結晶欠陥がないため、面荒れや曇り等が生ずることもない。

【0048】 こうして、メカニカルエッチングとケミカルエッチングとを組み合わせて、表面に電荷転送素子22を形成したPP・/P・ダブル・エピタキシャルウエハ16裏面の薄形化を行うと共に、所定の不純物濃度のP・型シリコン層12をP・型アキュームレーション層12aとする(図1(d)参照)。

【0049】次いで、水蒸気中において、温度120℃、48時間の条件で酸化を行い、P\*型アキュームレーション層12a裏面にシリコン酸化膜28を成長させる。このシリコン酸化膜28は、エネルギー線がUV光である場合に反射防止膜として機能するものである(図1(e)参照)。

【0050】次いで、シリコン酸化膜28、P\*型アキュームレーション層12a、及びP型シリコン層14を選択的にエッチングして、アルミニウム配線層20の一部を露出させ、ボンディングパッド20aとする(図2(a)参照)

次いで、ダイシングを行い、個々のチップ30に分割する(図2(b)参照)。続いて、このチップ30をセラミックパッケージ32内に実装した後、ワイヤ・ボンディングを行い、チップ30のボンディングパッド20aとセラミックパッケージ32のボンディングパッド34とをワイヤ36で接続する。こうして、裏面入射型CCDの組み立てを完了する(図2(c)参照)。

【0051】このように本実施例に係る裏面入射型CCDの製造方法によれば、サプストレイトとしてのP\*型シリコン基板10上にP\*型シリコン層12及びP型シリコン層14を順にエピタキシャル成長させてPP\*/P\*ダブル・エピタキシャルウエハ16を形成し、このPP\*/P\*ダブル・エピタキシャルウエハ16のP型シリコン層14表面に電荷転送素子22を形成した後、PP\*/P\*ダブル・エピタキシャルウエハ16裏面のP\*型シリコン基板10及びP\*型シリコン層12の一部をエッチング除去して、残存するP\*型シリコン層12をアキュームレーション層12aとする。このため、従来のようにUVフラッドによる裏面アキュームレーションを行う工程を別に設ける必要がなくなり、工程を省略化することができる。ま

【0052】また、PP\* /P\* ダブル・エピタキシャ ルウエハ16裏面の薄形化は、研磨などのメカニカルエ ッチングによりP\*型シリコン基板10及びP\*型シリ コン層12の一部の除去した後、露出したP\*型シリコ ン層12をケミカルエッチングすることにより行う。こ 10 のため、PP+ /P+ ダブル・エピタキシャルウエハ1 6のP\*型シリコン層12とP\*型シリコン基板10と のエピタキシャル層/バルク界面における高密度欠陥層 はメカニカルエッチングによって除去され、メカニカル エッチングによって生じたP+型シリコン層12露出面 の表面破砕層はケミカルエッチングによって除去され、 また、P+ 型シリコン層12の残存する厚さをケミカル エッチングによって高精度にコントロールされるため、 アキュームレーション層12aとして要求される厚さを 容易かつ高精度にコントロールすることができる。しか 20 も、エッチング面の荒れや曇り等のエッチング斑の発生 を防止することができる。

【0053】従って、裏面照射型CCDの製造プロセスにおける品質及び歩留まりを向上し、エネルギー線の照射に対する感度を従来より効果的かつ安定的に向上することができる。これにより、裏面照射型CCDを用いたCCD撮像デバイスにおける画像上の感度むら等の画像欠陥の発生を防止することができ、品質及び特性の向上を実現することができる。

【0054】なお、本発明は、上記実施例に限定される 30 ものではなく、様々の変形が可能である。例えば、上記 実施例においてはP型の導電型半導体を使用したが、この代わりに、N型の導電型半導体を使用してもよい。

【0055】また、上記実施例においては、サプストレイトとしてのP・型シリコン基板10上にP・型シリコン層12及びP型シリコン層14を連続的にエピタキシャル成長させてPP・/P・ダブル・エピタキシャルウエハ16を形成し、このPP・/P・ダブル・エピタキシャルウエハ16のP型シリコン層14表面に電荷転送素子22を形成しているが、この代わりに、サブストレ 40イトとしてのP\*\*型シリコン基板上にP\*\*型シリコン層、P\*型シリコン層、及びP型シリコン層を連続的にエピタキシャル成長させたPP・P\*\*/P\*\*トリブル・エピタキシャルウエハを形成し、このPP・P\*\*/P\*\*トリブル・エピタキシャルウエハのP型シリコン層表面に電荷転送素子を形成してもよい。

【0056】そしてこのPP\* P\*\*/P\*\*トリプル・エピタキシャルウエハ裏面の轉形化は、P\*\*型シリコン基板及びP\*\*型シリコン層の一部のメカニカルエッチングと、残存するP\*\*型シリコン層のケミカルエッチングと 50

12

によって行うが、このケミカルエッチングに使用する弗酸 - 硝酸 - 酢酸系のエッチャントの混合比を P\*\*型シリコン層及び P\* 型シリコン層の不純物濃度に基づいて調整し、 P\*\*型シリコン層と P\* 型シリコン層との不純物濃度の差を利用して P\*\*型シリコン層と P\* 型シリコン層と P\* 型シリコン層と C P\* 型シリコン層と C P\* 型シリコン層と P\* 型シリコン層と P\* 型シリコン層と P\* 型シリコン層と P\* 型シリコン層と P\* 型ンリコン層を P\* 型アキュームレーション層とする。

【0057】この場合、P\*型シリコン層の残存する厚さ、即ちアキュームレーション層の厚さは、上記実施例の場合よりもいっそう容易かつ高精度にコントロールすることができるため、更なる品質及び歩留まりの向上を期待することができる。

[0058]

【発明の効果】以上詳細に説明したように、本発明の半 導体装置の製造方法によれば、半導体基板上に、第1導 電型の高濃度不純物エピタキシャル層、第1導電型の低 濃度不純物エピタキシャル層を順に成長させ、この低濃 度不純物エピタキシャル層表面に電荷転送素子を形成し た後、半導体基板及び高濃度不純物エピタキシャル層の 一部をエッチング除去して、残存する高濃度不純物エピタキシャル層の 一部をエッチング除去して、残存する高濃度不純物エピタキシャル層をアキュームレーション層とするため、従 来のように裏面アキュームレーションを行う工程を別に 設ける必要がなくなって工程を省略化することができる と共に、アキュームレーション層として要求される不純 物濃度を高精度にコントロールすることができる。

【0059】また、半導体基板及び高濃度不純物エピタキシャル層の一部のエッチング除去を、半導体基板の裏面から半導体基板及び高濃度不純物エピタキシャル層の一部をメカニカルエッチングした後、露出した高濃度不純物エピタキシャル層表面をケミカルエッチングすることにより行うため、アキュームレーション層となる高濃度不純物エピタキシャル層の残存する厚さを高精度にコントロールすることができ、しかもエッチング面の荒れや曇り等が生ずることもなくなる。

【0060】これにより、半導体装置の製造プロセスにおける品質及び歩留まりの向上を実現し、この半導体装置を用いた例えば撮像デバイスの品質及び特性の向上を実現することができる。

【図面の簡単な説明】

【図1】本発明の実施例に係る裏面入射型CCDの製造 方法を示す工程図(その1)である。

【図2】本発明の実施例に係る裏面入射型CCDの製造 方法を示す工程図(その2)である。

【図3】裏面入射型CCDの要部の断面図である。

【図4】従来の裏面入射型CCDの製造方法を示す工程図(その1)である。

70 【図5】従来の裏面入射型CCDの製造方法を示す工程

10

13

図 (その2) である。す図である。

【図6】裏面照射型CCDの断面のポテンシャルプロファイルを示す図である。

【図7】 P/P・エピタキシャルウエハのバルク中及び エピタキシャル層/バルク界面における結晶欠陥を表す 模式図である。

【図8】巻き状に現れる微小欠陥であるスワールを表す 模式図である。


#### 【符号の説明】


10…P\*型シリコン基板、12…P\*型シリコン層、12a…P\*型アキュームレーション層、14…P型シリコン層、16…PP\*/P\*ダブル・エピタキシャルウエハ、18…電荷転送領域、20…アルミニウム配線層、22a…ボンディングパッド、22…電荷転送素子、24…接着剤、26…ホルダ、28…シリコン酸化


膜、30…チップ、32…セラミックバッケージ、34 …ポンディングパッド、36…ワイヤ、40…P型シリコンウエハ、42…電荷転送領域、44…ゲート酸化 膜、46…ポリシリコン転送電極、48…クロックパルス電極群、50…電荷転送素子、52…シリコン酸化 膜、60…P\*型シリコン基板、62…P型シリコン 層、64…P/P\*エピタキシャルウエハ、66…電荷 転送領域、68…アルミニウム配線層、68a…ポンディングパッド、70…電荷転送素子、72…接着剤、7 4…ホルダ、76…シリコン酸化膜、78…チップ、8 0…セラミックパッケージ、82…ポンディングパッド、84…ワイヤ、86…ゲート酸化膜、88…ポリシ リコン転送電極、90…ポテンシャル井戸、92…結晶


14


[図1]














[図2]







欠陥、94…スワール、96…界面欠陥。



[図3]





# This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

×	BLACK BORDERS
X	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
Ø	FADED TEXT OR DRAWING
. 🗖	BLURED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
×	COLORED OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox